基于FPGA的低硬件復雜度的極化碼編碼實現方案
作者：周秉毅; 陳紫強; 謝躍雷; 黃志成 桂林電子科技大學認知無線電與信息處理省部共建教育部重點實驗室; 廣西桂林541004
摘要：為了降低極化碼編碼硬件電路的成本并提高編碼結構的靈活性,從面積優化的角度,提出了一種基于FPGA的低硬件復雜度的極化碼編碼實現方案。采用復用結構替換極化碼編碼中硬件復雜度較高的直接并行克羅內克積運算結構,并將其封裝成可以實現任意維數克羅內克積運算的IP核。實驗結果表明,當基矩陣為2階時,實現最小運算單元所需的寄存器數量降低至原來的1/4,整體硬件復雜度降低至與碼長呈線性關系的復雜度。
注：因版權方要求，不能公開全文，如需全文，請咨詢雜志社。
桂林電子科技大學學報雜志
桂林電子科技大學學報雜志， 雙月刊，本刊重視學術導向，堅持科學性、學術性、先進性、創新性，刊載內容涉及的欄目：電磁場與微波、信號與信息處理、通信與電子、計算機與信息安全、數學、機電工程、材料科學與工程等。于1981年經新聞總署批準的正規刊物。
- 省級期刊
- 1個月內審核
